SEEQCとNVIDIA、デジタル事前デコーダーアーキテクチャでQECのレイテンシとエラー率を50%削減

デジタル量子エレクトロニクス開発企業のSEEQCは、同社のチップスケール事前デコーダー技術をNVIDIA IsingオープンAIモデルファミリーと統合し、NVIDIA NVQLinkインターコネクトを介して、量子誤り訂正（QEC）デコーディングにおける大幅なパフォーマンス向上を示す結果を発表しました。

現実的な運用レイテンシを組み込んだシミュレーションされた耐故障量子プロセッサスタックで評価されたSEEQCのチップベース事前デコーダーは、低レイテンシのSEEQCデジタルリンクおよびNVQLinkフレームワーク上でNVIDIA Isingデコーディングアルゴリズムと直接連携して動作しました。NVIDIA Isingをスタンドアロンの古典的事前デコーダーとして動作させた場合と比較して、統合されたマルチステージアーキテクチャは、デコーディングレイテンシを約50%削減し、論理エラー率を50%改善しました。これらは、リアルタイム量子誤り訂正における2つの重要な運用上のボトルネックです。