アイスバーグ・クオンタムとディラック、NVIDIA CUDA-Q Logical経由でシリコンスピンハードウェア上でPinnacle qLDPCアーキテクチャを検証

耐故障性アーキテクチャ開発企業であるアイスバーグ・クオンタムと、シリコンスピン量子ビットプロバイダーであるディラックは、ディラックのシリコンスピン量子ビットハードウェアプラットフォーム上で、アイスバーグのPinnacle量子低密度パリティチェック（qLDPC）アーキテクチャをコンパイルし、検証しました。これは、NVIDIA CUDA-Q Logicalの論理オーケストレーションレイヤーへの早期アクセスによって実現され、このクロススタック統合により、グローバルな非ローカル配線格子や制約のない物理的相互接続を必要とせずに、高レートのqLDPC誤り訂正コードを物理的なシリコンスピンハードウェアにコンパイルできることが実証されました。

コンパイルマッピングは、Pinnacleのモジュラー処理ユニット構造を活用し、非ローカル量子ビットルーティングをQPUダイ全体ではなく、ローカライズされた処理ブロックに厳密に制限しています。汎用自転車（GB）qLDPCコードに必要なブロック内非ローカル接続を満たすため、このアーキテクチャは電子シャトリング、つまりシリコンアレイを物理的に横断してスピン量子ビットを移動させることを利用しています。ブロック内シャトリングスケジュールとコード構造を最適化することで、チームはシャトリングに起因するデコヒーレンスを標準的な物理ゲート誤り予算内に収め、ハードウェアを意識した物理量子ビット数推定値を理論的な論文予測値の5%以内に一致させました。