フォールトトレラント量子コンピュータにとって非常に重要な指標が物理量子ビット対論理量子ビットの比率です。これは、論理量子ビットを実装するために必要な物理量子ビットの数を表します。この比率が低いほど、ハードウェアでの実装が容易になり、マシンのコストが削減されるなど、多くの利点があります。問題は、開発されてきた量子エラー訂正符号の多くでは、この比率が非常に高いことです。1000:1以上になることもあります。
量子エラー訂正が古典的エラー訂正よりも難しい理由の1つは、多くの量子プロセッサがビット反転と位相反転という2種類のエラーの影響を受ける可能性があるためです。一方、古典コンピュータはビット反転エラーの影響のみを受けます。これにより、量子エラー訂正符号を実装するために必要な物理量子ビットの数が大幅に増加します。
Alice & Bobは、Cat量子ビットとして知られるものを追求するために設立されました。この技術は、ビット反転を事実上排除するハードウェアアーキテクチャを使用することで、量子エラー訂正符号は位相反転を訂正する機能のみを実装する必要があります。AmazonもCat量子ビットに基づく超伝導量子プロセッサを研究しています。このアプローチを使用すると、必要な物理量子ビットの数が平方根の因子だけ削減されます。さらに、この新しい研究では、さらに一歩進んで、低密度パリティ検査（LDPC）として知られるエラー訂正符号を実装しました。これは、一般的に使用されるサーフェスコードよりもはるかに効率的です。LDPC符号の従来の問題は、量子ビットがより遠くにある他の量子ビットに接続できる必要があることで、長距離接続と呼ばれています。サーフェスコードの利点は、最近接の量子ビットにのみ接続する量子ビットで実装できることです。画期的なのは、Alice & BobがInriaの研究者と協力して、短距離接続で実装できるLDPC符号を考案できたことです。これにより、はるかに実用的になりました。Cat量子ビットとLDPCを組み合わせることで、チームは1500個の物理量子ビットで約100個の論理量子ビットを実装し、物理量子ビット対論理量子ビットの比率を15:1にするアーキテクチャを開発しました。これは、前述の1000:1の比率よりもはるかに優れています。
ここから先は
925字
